最近有熱心讀者希望了解：當(dāng)半導(dǎo)體技術(shù)從FinFET轉(zhuǎn)向GAA（Gate-All-Around）時，會對蝕刻、清洗、CVD/PVD等制造工藝產(chǎn)生一系列影響。

一、FinFET與GAA結(jié)構(gòu)的差異

FinFET結(jié)構(gòu)：FinFET是一種三維結(jié)構(gòu)，柵極圍繞著從襯底突出出來的硅鰭狀結(jié)構(gòu)。

GAA結(jié)構(gòu)：GAA是一種更高級的三維結(jié)構(gòu)，柵極完全包圍著納米線或納米片，從而提供更好的電氣控制。

圖：FinFET和GAAFET示意

二、對蝕刻工藝的影響

FinFET中的蝕刻：需要高各向異性蝕刻工藝來形成鰭狀結(jié)構(gòu)。在形成鰭結(jié)構(gòu)的過程中，需要高選擇性蝕刻來避免損壞周圍的材料。

圖：SiGe/Si Channel FinFET device生產(chǎn)工藝

GAA中的蝕刻：由于GAA中納米線或納米片的精細(xì)尺寸，蝕刻工藝需要更高的精度。需要對多層材料進(jìn)行選擇性蝕刻，以確保納米線或納米片的完整性。可能需要引入新型蝕刻氣體或等離子體，以實(shí)現(xiàn)對納米結(jié)構(gòu)的高保真度蝕刻。

圖：GAA-SNWT的生產(chǎn)工藝

三、對清洗工藝的影響

FinFET中的清洗：主要針對鰭結(jié)構(gòu)的清洗，重點(diǎn)在于去除光刻膠和蝕刻殘留物。

GAA中的清洗：由于GAA結(jié)構(gòu)更加復(fù)雜，清洗工藝需要避免對納米線或納米片的損傷。需要引入更溫和、更有效的清洗溶劑和方法，以防止對細(xì)小結(jié)構(gòu)的腐蝕和損傷。

圖：傳統(tǒng)FET跟FinFET對比

四、對CVD/PVD工藝的影響

FinFET中的CVD/PVD：CVD（化學(xué)氣相沉積）和PVD（物理氣相沉積）主要用于鰭結(jié)構(gòu)的柵極材料沉積和絕緣層沉積。要求良好的沉積均勻性和填充性。

GAA中的CVD/PVD：由于GAA結(jié)構(gòu)需要完全包圍納米線或納米片，CVD/PVD工藝需要具備更高的沉積均勻性和精確控制能力。需要開發(fā)新的沉積材料和工藝，以適應(yīng)納米線或納米片的包覆要求。可能需要使用ALD（原子層沉積）等更精細(xì)的沉積技術(shù)，以確保每一層材料的均勻性和厚度控制。

圖：FinFET器件的尺寸示意

五、其他相關(guān)工藝的影響

光刻：GAA結(jié)構(gòu)對光刻技術(shù)提出了更高的要求，需要更高分辨率的光刻技術(shù)來定義精細(xì)結(jié)構(gòu)。可能需要引入EUV（極紫外光刻）技術(shù)，以滿足更小尺寸的需求。

材料選擇：由于GAA結(jié)構(gòu)中的納米線或納米片對材料性能的敏感性，需要選擇具有更高電氣性能和熱穩(wěn)定性的材料。

封裝技術(shù)：GAA結(jié)構(gòu)的復(fù)雜性對后續(xù)的封裝技術(shù)也提出了新的挑戰(zhàn)，需要確保納米結(jié)構(gòu)在封裝過程中的完整性和功能性。

總結(jié)來說，從FinFET到GAA的轉(zhuǎn)變對半導(dǎo)體制造的各個方面都提出了更高的要求，特別是在蝕刻、清洗和CVD/PVD等關(guān)鍵工藝上，需要進(jìn)行技術(shù)的改進(jìn)和創(chuàng)新，以適應(yīng)新結(jié)構(gòu)的制造需求。

免責(zé)聲明：本文采摘自“老虎說芯”，本文僅代表作者個人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。